Synopsys推出可用于180nm CMOS工艺技术的可重编程非易失性存储器IP

2011年06月28日15:28:27 本网站我要评论(2)字号：T | T | T

DesignWare AEON嵌入式非易失性存储器IP可大幅提升无线和模拟SoC设计性能并降低集成风险，现已开始供货

全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）日前宣布：即日起推出面向多种180纳米工艺技术的DesignWare® AEON®非易失性存储器（NVM）知识产权（IP）。这些产品包括数次可编程（FTP）IP 、射频识别(RFID)IP多次可编程（MTP）IP和可擦可编程只读存储器（EEPROM）多次可编程（MTP）IP等多种IP解决方案。Synopsys提供的DesignWare AEON NVM IP可面向多种领先工艺技术并具有100多种不同的存储配置，并且这些IP都符合相应的业界规范。DesignWare AEON NVM IP在标准CMOS工艺技术上进行实施时，无需额外的掩膜或工艺步骤要求；因此，它们成为了无线、RFID、模拟和混合信号SoC设计的理想之选。

Synopsys丰富的MTP和FTP NVM IP解决方案组合可为多样化的终端应用提供优化的电气性能，这些应用包括精确模拟设计中的性能修调和校准、超低功耗无线应用中的数据存储、或者是实时数据记录应用的高耐用性等。这些解决方案帮助设计师降低了将NVM IP集成到各种SoC设计中的成本和风险。

DesignWare AEON嵌入式NVM IP的一个主要优点是它不需要高压生成电路——通过标准的CMOS技术就能完成所有的编程和再编程工作，从而无需额外的掩膜和工艺转换。这使得这些设计在一个单一核心电源上就能工作，并由此除去了为NVM编程而单独产生一个高电压信号和支持高电压I/O焊盘所引起的多种复杂情况。此外，DesignWare AEON NVM IP支持的温度范围超越了行业标准，针对商用和工业产品可高达125°C，在汽车产品中可支持高达150°C，这可确保设计师开发出能够承受严苛工艺、电压和温度变化的、坚固耐用的SoC产品。这些DesignWare AEON产品可确保设计师选择较佳配置，从而帮助他们实现各种应用SOC的功耗、性能和面积优化。

AEON/FTP Trim：该解决方案是各种模拟和混合信号SoC设计的理想选择，相对于一次性可编程(OTP)方案，它可有效地利用面积（在低于0.07 mm²面积上可容纳256位数据），并提供高达100次的写入周期和更大的灵活性。
AEON/MTP RFID：定位于各种RFID和无线SoC设计，这款超低功耗解决方案可提供高达1000次的写入周期，读操作电压可低至1.0V。
AEON/MTP EEPROM：完全符合汽车级标准（AEC-Q100），这款产品在高达150°C的高温下可支持高达100万个写入周期。

“Verayo拥有专利的硅芯片‘DNA’技术——物理层防克隆功能(Physical Unclonable Functions ，PUF)技术，为RFID芯片安全验证解决方案提供了具有不可克隆性的物理层安全技术，这种安全验证方案针对各种移动和近距离无线通信（NFC）应用。为保证RFID芯片的设计成功，Verayo借助经实际工艺验证的第三方IP显得非常重要，这可确保能够满足我们严苛的成本和功能要求。”Verayo首席执行官Eric Deprat说，“在我们较新的混合信号RFID芯片中实施Synopsys DesignWare AEON NVM IP，可为我们的解决方案提供更多附加价值，诸如客户可编程性和大幅改善的设计性能和面积，同时降低集成风险并帮助我们抓住机会将产品快速上市。”

“无线和RFID公司正将180nm工艺作为低成本和高性能的节点，以向下一代消费电子和汽车的芯片设计提供差异化的特性和功能。” Synopsys公司IP和系统市场副总裁John Koeter说：“带有可重编程NVM IP技术的芯片发货量已经超过30亿片，并且目前已完全经过180nm工艺节点验证，Synopsys为SoC设计师们提供了一个面向功耗、面积和性能优化的、已经验证过的解决方案，不仅可以降低他们的集成风险，还能加速上市时间。”

供货

面向180nm工艺技术的DesignWare AEON 嵌入式 NVM IP现在已可向几家领先的晶圆代工厂商供货。DesignWare AEON 嵌入式 NVM IP也适用于领先的65nm到250nm工艺技术。如需更多信息，请登陆http://www.synopsys.com/nvm.

关于 DesignWare IP

Synopsys是一家为各种SoC设计提供高质量和硅验证过的IP解决方案的领先供应商。公司丰富的DesignWare IP产品组合包括：针对各种广为应用的协议，包括各种控制器、物理层（PHY）和验证IP的完整的接口IP解决方案、模拟IP、各种嵌入式存储器、逻辑库和可配置处理器内核。此外，Synopsys还提供用于构建各种虚拟原型的SystemC^TM事务级模型，以用于软件的快速开发以及芯片投产前的开发。凭借其强大的IP开发方法、各种可重用工具，以及在质量和全面技术支持方面的大力投入，Synopsys使得设计人员能够加快产品上市时间和减少集成风险。如需更多有关DesignWare IP的信息，请登陆http://www.synopsys.com/designware，或者在Twitter（http://twitter.com/designware_ip.）上关注我们。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将较好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

Synopsys推出可用于180nm CMOS工艺技术的可重编程非易失性存储器IP

相关阅读: