TSMC 和 Cadence 合作开发3D-IC参考流程以实现真正的3D堆叠

亮点：

·      新参考流程增强了CoWoSTM (chip-on-wafer-on-substrate)芯片设计

·      使用带3D堆叠的逻辑搭载存储器进行过流程验证

全球电子设计创新领先企业Cadence设计系统公司（NASDAQ：CDNS）今天宣布，台积电与Cadence合作开发出了3D-IC参考流程，该流程带有创新的真正3D堆叠。该流程通过基于Wide I/O接口的3D堆叠，在逻辑搭载存储器设计上进行了验证 ，可实现多块模的整合。它将台积电的3D堆叠技术和Cadence®3D-IC解决方案相结合，包括了集成的设计工具、灵活的实现平台，以及较终的时序物理签收和电流/热分析。

相对于纯粹在工艺节点上的进步，3D-IC技术让企业在寻求更高性能和更低功耗的道路上，有了更多的选择。3D-IC给开发当今复杂设计的工程师们提供了几项关键优势，帮他们实现更高的性能、更低的功耗以及更小的尺寸。今天宣布的内容，是两位3D- IC技术领先者一年前宣布的台积电CoWoS™参考流程的延续。

“我们与Cadence紧密协作以实现真正3D芯片开发，”台积电设计架构营销部高级总监Suk Lee表示。“通过这一全新的参考流程，我们的共同客户可以充满信心地向前推进3D-IC的开发，因为他们知道其Cadence工具流程已通过3D-IC测试工具在硅片上进行过验证。”

“3D-IC是进行产品整合的全新方法。它赋予摩尔定律新的维度，需要深度合作才能获得完美的功能产品，”Cadence首席战略官兼数字与签收集团资深副总裁徐季平表示。“这一较新的参考流程表明，我们携手台积电开发3D芯片的实际操作流程不仅可行，而且对于解决芯片复杂性方面是个有吸引力的选择。”

Cadence 3D-IC流程中的工具囊括了数字、定制/模拟及较终签收技术。它们包括Encounter® Digital Implementation System、Tempus™ Timing Signoff Solution、Virtuoso® Layout Editor、Physical Verification System、QRC Extraction、Encounter Power System、Encounter Test、Allegro® SiP及Sigrity™ XcitePI/PowerDC。

关于Cadence

Cadence公司成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、IP、设计服务，设计和验证用于消费电子、网络和通讯设备以及计算机系统中的尖端半导体器件。公司总部位于美国加州圣荷塞市，在世界各地均设有销售办事处、设计中心和研究机构，以服务于全球电子产业。关于公司、产品及服务的更多信息，敬请浏览公司网站www.cadence.com。

© 2013年Cadence设计公司版权所有。保留所有权利。Cadence、Allegro、Encounter、Sigrity、Tempus、Virtuoso和Cadence标识是Cadence设计系统公司在美国和其他国家的注册商标。其他所有商标均为其各自所有人的财产。

相关阅读:

• ...2020/11/20 14:35·易灵思® 宣布Trion® Titanium 在台积电 (TSMC) 16纳米工艺节点流片
• ...2017/06/28 18:21·罗德与施瓦茨参加第19届GTI研讨会并展示千兆级LTE测试系统以及超紧凑型路测扫频仪TSME
• ...2017/03/22 18:46·Cadence获得TSMC7nm工艺技术认证
• ...2016/06/03 08:54·Arasan推出支持TSMC 28纳米HPC工艺的DPHY IP核
• ...2014/04/28 15:10·Xilinx 授予TSMC 2013 较佳供应商奖
• ...2014/02/18 10:18·JETCO选择Gemalto TSM进行香港和澳门的移动NFC部署