您好,欢迎光临电子应用网![登录] [免费注册] 返回首页 | | 网站地图 | 反馈 | 收藏
在应用中实践
在实践中成长
  • 应用
  • 专题
  • 产品
  • 新闻
  • 展会
  • 活动
  • 招聘
当前位置:电子应用网 > 新闻中心 > 正文

利用无时钟设计技术降低功耗

2009年05月01日08:29:54 本网站 我要评论(2)字号:T | T | T
关键字:应用 通信 数字 移动通信 

日前,Octasic公司软件无线电副总裁Emmanuel Gresset在北京向媒体介绍了世界首款基于软件无线电(SDR)平台的GSM、EDGE和EDGE Evolution的基站收发机(BTS)解决方案——Vocallo BTS。这是Octasic公司近期宣布的其无线战略的第一款产品,并应用了该公司突破性的数字信号处理技术。

DSP设计面临功耗与性能的挑战

Emmanuel Gresset认为,多年来,数字信号处理器(DSP)设计人员一直在应付这样一项艰难的工作:提供占用空间小的高性能芯片,而且要不影响灵活性和软件的可编程能力。

由于新的应用程序发展速度惊人,提供的DSP必须在功率、性能和使用寿命上跟上这种速度,应对当前面临的挑战,并准备好应对未来的应用。这些高性能多核心DSP被越来越多地应用在电信接入、改进数据率GSM服务(EDGE)和基础设施设备领域,用来处理语音、视频和无线电信号。

以前,电信设备制造商使用专用的ASIC或DSP-ASIC组合来达到自己的目标。现在,这些新的DSP可以替代那些繁琐的解决方案;如果足够强大,它们还可以实现以前的解决方案所无法实现的灵活性。

在目前的技术条件下,ASIC在灵活性或现场可编程性方面不如DSP,但DSP的能耗较大,这让芯片设计人员左右为难。不过,还是有希望:新一代的多核心DSP可以同时做到高性能和高能效。

用无时钟设计优化能效

时钟树(用于实现同步时钟以触发设计的线网和缓冲区)会在其自身的触发运算过程中从芯片中吸收一些能量。在对较新的高速芯片中遍布的时钟树(通常数量较大)进行充电和放电的过程中,也会消耗能量。此外,有些新一代DSP使用了速度更快的时钟(1GHz或更高),这就需要耗能更多的更大的激励器。如果要通过芯片和相关的时滞较小化时钟传播延迟,则需要更大的激励器。这又导致消耗更多的能量。

Octasic消除了全部时钟树可以在提高性能的同时极大地降低能耗。无时钟设计技术可以用在耗能较多的逻辑电路部分。思想超前的设计人员会积极地追随上述解决方案。在解决性能和功率之间一直存在的冲突时,无时钟设计是效率较高、成本效益较好的方式。

全软件无线电的重要优势

全软件无线电将占据未来移动通信系统的核心位置,因为它可以使系统开发者完全通过软件来灵活地配置和升级无线通信系统,从而降低成本和更加快速地应对市场的变化,例如从EDGE升级到EDGE Evolution。

Emmanuel Gresset说:“Vocallo BTS使用了突破性的多核无时钟的DSP体系结构,它提供了系统开发者一个真正的软件无线电平台,用以搭建多重标准的下一代无线通信系统。当我们的客户在开发无线通信产品的时候,他们会从我们所建立的并不断演近的基于软件的DSP无线开发环境中获得重要优势。”

Vocallo BTS数字信号处理器(DSP)集成了完整的第一层(L1)基带,支持较多12个GSM载波,或者6个EDGE载波,或是其它组合。所有这些都被安装在15mm×15mm的球珊阵列(BGA)组件上,功耗不到1W(即每个载波80mW)。而这令人震撼的功率密度指数直接得益于Octasic公司的异步DSP核Opus。由于不存在时钟树,缩小了芯片尺寸。这样就使Vocallo BTS可以为每个载波提供非常有竞争力的价格。

www.octasic.com/cs/index.php

相关阅读:

    没有相关新闻...
网友评论:已有2条评论 点击查看
登录 (请登录发言,并遵守相关规定)
如果您对新闻频道有任何意见或建议,请到交流平台反馈。【反馈意见】
关于我们 | 联系我们 | 本站动态 | 广告服务 | 欢迎投稿 | 友情链接 | 法律声明
Copyright (c) 2008-2026 01ea.com.All rights reserved.
电子应用网 京ICP备12009123号-2 京公网安备110105003345号