电磁兼容技术在静态电器中的应用

2009年06月26日12:57:03 本网站我要评论(2)字号：T | T | T

摘要：静态电器的电磁兼容是影响其可靠性的一个重要方面。根据电磁兼容的干扰源、传播途径和敏感设备三要素，分析了静态电器中电磁兼容的基本技术和具体实现方法。

关键词：静态电器；电磁兼容技术应用；可靠性

1引言

在简单的静态电器中一般使用电子线路作为电器的感测机构，使用传统的电磁元件作为执行机构。在感测机构的电路中既有模拟电路又有数字电路。在复杂的静态电器中都普遍地采用了单片机技术，使这类电器具有了智能控制处理能力。一台电器可能具有数种传统电器的功能，取代数台传统电器而构成综合功能的电器。同时利用它的智能控制能力和通信协议还可以实现电器的集中控制和监测。这类电器的数字部分通常工作在很高的频率上。作为电器元件对其体积要求又较严，内部元件相互间的距离很近。因此，这类电器和机械或电磁式电器相比其电磁兼容问题就比较突出。

抑制电磁干扰的能力是关系静态电器可靠性的重要研究内容。许多实际经验表明一台电子产品的电磁兼容性会直接影响其使用价值。而电磁干扰有其特殊性，它的出现没有明显的必然性。人们无法全部知道一个工作环境或一个元器件在工作时受到的干扰有哪些。比较实际的做法是依照电磁干扰的产生条件预先采取必要的措施来较大限度地减少电磁干扰的形成。需要指出的是电磁干扰问题是一个复杂的问题，例如仅噪声就可以分成十几种，它们的形成原因和预防措施也是相当多的。本文涉及到的只是抑制电磁干扰的部分内容。

2静态电器电磁兼容的措施

形成电磁干扰的条件有三个：首先是有向外发送电磁干扰的源——噪声源；第二是有传递电磁干扰的途径——噪声耦合或辐射；第三是承受电磁干扰(对噪声敏感)的客体——受扰设备；根据产生电磁干扰的条件，抑制电磁干扰的原则就应是采取和上述三个条件针锋相对的三方面措施。对噪声源可以采用滤波、阻尼、屏蔽、去耦合等来降低噪声源强度或限制其辐射的手段；对噪声传递的途径可以采用隔离、屏蔽、阻抗匹配等措施；对受扰的设备可以采用提高信噪比、实行电源和信号滤波的措施。

2.1降低噪声源的噪声强度的措施

由于大量脉冲数字电路的存在，在静态电器内部的噪声源十分丰富。在脉冲信号中，以矩形波较多。当有微积分电路时，会有指数波或近似的三角波。图1是几种脉冲波形的频谱比较，从图1中可以看出矩形波的高频部分幅度相对要高。辐射引起的噪声干扰主要由信号的高频部分产生，所以对产生矩形波的电路部分应当采取屏蔽的方法来抑止其产生的辐射。改变信号的波形也可以改善电路的电磁兼容性。例如，在不影响逻辑关系的条件下，适当降低矩形脉冲的上升和下降时间使之以梯形波的型式出现，则可以减少信号高频部分的幅度，从而使噪声辐射减少。个信号继电器的指示灯电路，在加装了合适的预热电阻R以后，流经指示灯的电流波形就由图2的形状变为图3的形状了。这样噪声辐射就会大大受到抑制。

2.2提高受扰器件的抗干扰能力

干扰可以经过传导、辐射等途径到达器件，但是否对器件产生有害的干扰则还要视干扰的强度及受扰器件的抗干扰能力(电磁敏感性)来决定。如果干扰的强度低于受扰设备的敏感性门限则不会影响器件的正常工作。只有当干扰的强度足够大，超过了器件的敏感性门限时才能影响器件的正常工作。因此，提高器件的抗干扰能力有非常重要的作用。

一般可以用直流噪声容限、交流噪声容限、噪声能量容限来描述数字电路的电磁敏感性门限。

通常数字逻辑电路或单片机的输入端状态决定其输出端的状态。如果加在数字电路或单片机的输入端的电平受到干扰，就可能引起错误的逻辑状态或读入错误的数字量。比如加在单片机一个输入端的状态是低电平，则CPU读取此端时就读入一个“0”。一般低电平是有一定上限数值规定的，正确的逻辑电路输出的低电平会低于此规定值。如果输入端的电平受到了干扰使其上的电平超过了规定的上限数值，CPU就可能误读入一个“1”。在这里直流噪声容限描述的是CPU判断低(高)电平的阈值与外围逻辑电路施加在CPU输入端上的实际电平之差。

如果干扰电平的幅度虽然很大，但持续时间很短则也有可能不会对器件产生影响。比如，一个数字电路的输入端受到了干扰并且电平也超过了其直流噪声容限。干扰的不良影响是会引起此电路的误翻转。但是数字电路的翻转是需要一定时间的。如果干扰持续的时间很短，在此段时间内被干扰的数字电路没有来得及翻转，从实际情况看并没有构成对数字电路的干扰。如果考虑受扰电路的延迟时间这一因素，可以用交流噪声容限来进一步描述受扰器件的抗干扰能力。一个器件的直流噪声容限要比其交流噪声容限低，并且干扰的噪声脉冲频率越高、数字电路的传输时间越长，这种差别也就越大。图5定性地描述了这一性质。



当噪声作用在受扰电路上的时候，若受扰电路的阻抗很低，则噪声还必需有一定的功率才能造成受扰电路电平的明显变化。所以受扰电路的阻抗也是影响电路抗干扰能力的因素。

图6是一个电流继电器的触发电路。U1是一个驱动器，U2是触发器。U1的输出端Y驱动U2的置位端S。这条线路受到干扰时，U2的Q端是否因为干扰而置位主要取决于三个因素：U1的输出端Y的实际电平和U2的输入端S的阈值；触发器U2的翻转时间；U1相应端的输出阻抗及U2相应端的输入阻抗。

如果既考虑干扰的电平，又考虑干扰持续的时间，再和受扰电路的阻抗联系起来。那么用噪声能量容限就比较完整地描述了数字电路的抗干扰性能，噪声能量容限同时考虑了干扰的电平、持续时间和受扰电路的阻抗。对于图6的例子，可以用(1)式来描述其噪声能量容限。

式中：NE——噪声能量容限；
      UT——触发器U2输入电路阈值；
      TP——触发器U2的传输时间；
      Z——线路阻抗。

(1)式虽然描述的是图6中连接U1输出端Y和U2置位端S的这一线路。但其意义可以推广到一般的数字电路。

从噪声能量容限的意义可知：降低线路的阻抗、提高芯片的电平阈值、延缓其翻转传输时间都可以提高电路的噪声能量容限。也就是提高了电路的抗干扰能力。

对于电流继电器来说，其动作时间一般要求在毫秒级，而数字电路的传输时间在纳秒级。所以图6所示的电路中，U2选取传输时间长的电路不会影响整个继电器的时间参数。线路的阻抗主要取决于U1的输出阻抗，在设计电路时应尽量选用输出阻抗低的芯片。另外，接入下拉电阻(图中未画出)也是一种降低线路阻抗的方法。

如有可能将信号传输由电压传输改为电流传输，噪声能量容限则可以大大提高。

2.3减少干扰其它问题

在静态继电器内部，干扰的传输途径既有沿着导线的传导，也有空间的辐射。如果内部没有单片机，则可以使信号工作在较低的频率上以减少空间的辐射。有单片机的情况下，尽量使用单片机内部的存储器和功能单元。宁可软件复杂一些，较好不使用带扩展芯片的单片机系统，这样内部的空间辐射就有可能降低。只要没有很高频的信号，就不会产生有害的辐射干扰和耦合传导。

对于来自自然环境中的电磁辐射干扰及电网传播的干扰，主要的措施是加强屏蔽措施和隔离措施。由于静态电器的元器件是安装在印刷线路板上的，因此印刷电路的设计是抑制电磁干扰的重要内容。有时在考虑了印刷电路的抗干扰问题后，还要重新设计原理电路，才能达到较高的抑制电磁干扰能力。电路板上的印制导线和金属化孔是关键部分。从电磁干扰的角度说，印制导线的厚度、宽度、长度、电阻、电感、电容值、电流容量及相邻导线间的串扰等因素决定了印刷电路的电磁兼容能力。板内的器件布局、印刷电路板的供电形式、板间连线等也是设计印刷电路时必须考虑的因素。

3结论

静态电器和传统的电磁式继电器相比存在比较严重的电磁兼容问题。它本身既是一个对电磁干扰较为敏感的电气设备，也是一个容易产生电磁干扰的噪声源。如不采取适当的措施，静态电器的可靠性会由于电磁兼容问题而受到影响。在电磁兼容的问题上，比较可行的措施主要是：

1)降低噪声源的噪声强度；降低信号频率、改变信号波形是行之有效的方法。

2)提高受扰器件的抗干扰能力；应采取一定的提高电器噪声能量容限的措施。

电磁干扰问题是一个复杂的问题，它们的形成原因和预防措施也是相当多的。但无论怎样，电磁兼容问题在设计时完全解决几乎是不可能的。较后的试验和使用对检验产品的电磁兼容性及可靠性有重要意义。

参考文献

［1］张松春，等.电子控制设备的抗干扰技术及应用［Ｍ］.北京：机械工业出版社，1989.
［2］沙斐.机电一体化系统的电磁兼容技术［Ｍ］.北京：中国电力出版社，1999.
［3］TI AC/ACT CMOS Logic Data Book［Ｚ］.美

电磁兼容技术在静态电器中的应用

相关阅读: