JTAG边界扫描的嵌入式计划

    1990年，IEEE批准了被称为边界扫描的1149.1标准。该标准由联合行为测试组(JTAG)开发，其开发用于帮助解决由日益增加的较大规模IC和高密度多层印制电路板(PCB)所引发的不可阻挡的测试问题。

    测试PCB的老式“钉床”测试方法已不再能满足工作，并无法进入到电路中，甚至IC上的管脚，这使得测试变得极其困难。具备边界扫描，IC和电路板制造商就能够提供完全自动化测试。

    多年来，该标准已作了定期更新，并且所有硬件和软件制造商已经出现支持测试的努力。由于近来的变化，该标准成为嵌入式设计平台的一部分。边界扫描现在存在于被称为嵌入式仪器的新的测试和测量方法的核心。

JTAG满足的测试

    过去，电路板直接进行功能测试，电路板接通电源和激励信号，来考察其是否能满足设计(图1)。测试将在正常的设计频率和速度下执行。这样的测试是在钉床型的在线测试仪(ICT)上实现的。缺陷被发现并修复。

    然而，多年的测试经验已经表明，较大的失败是结构性。一些统计数字表明，99％以上的所有错误并不在于不良IC或设计错误，而是在于PCB板和焊料的缺陷，例如开焊点、冷焊点、焊盘翘起、焊点桥接、扭转部分，以及其他物理问题。这就是为什么要对较复杂的电路板进行测试，在功能性ICT之前要检测结构性问题。

    例如，在复杂PCB板装配后，第一步就是目视检查。工程师可以手动和眼看电路板，来检查是否所有部件都具备，并且方向正确且焊接正确。这一步还可能包括光学机器视觉检查和/或X光检查。二者在检测初步的缺陷中都是有用的，这包括了不良焊接或无焊接。

    结构性测试是下一步。这里是在进行边界扫描。其提供了对开路、短路和无焊接，以及其他方法无法确定的不良焊接进行详细测试的方法。采用边界扫描，该项测试自动识别问题，从而快速进行修复和校正。

    这之后，进行通常的功能性测试。继续采用ICT或钉床测试头，这实现了与电路板铜和焊料的连接，从而提供了测试信号和测量。功能性测试与修复之后，进行整体的系统测试，从而结束这一过程。这种系统测试包括了环境影响评价，以及软件和配置过程。

JTAG标准概述

    边界扫描后的基本思想是，因为在IC中或某些PCB板上的大部分点是无法进入的，设计师可以建立测试/接入电路，这将使得工程师可以读取特定节点的状态或者用外部信号来激励一个节点。

    目前，许多(大部分)大规模IC、球栅阵列(BGA)、系统级芯片(SoC)、ASIC、FPGA，以及多芯片模块都具有内置的边界扫描电路。多层的高密度PCB也提出了测试问题。这个概念是建立了大量测试接入点，以便完整的电路或其中一部分可以进行外部测试。

    图2表示了基本的边界扫描结构。要测试的IC逻辑块被连接到多个边界扫描单元。当生产该芯片时，这些单元是与IC电路是一起建立的。每个单元可以监测或激励电路中的一个点。采用触发器和多路复用器，该单元可以用于任何并入/并出或串入/串出操作(图3)。

    然后这些单元串行链接形成长的移位寄存器，该寄存器串行输入、指定测试数据输入(TDI)，并且测试数据输出(TDO)串行输出端口成为JTAG接口基本的I/O。移位寄存器由外部测试时钟(TCK)来提供时钟。为了给电路提供激励，测试位移入到寄存器中。即所谓的测试向量。

    为了监测进行测试的电路，对电路的状态进行采样，并存储在移位寄存器中。然后，其串行移出，其中软件用来将测试模式与所预期的模式进行比较。当在PCB板上使用多个具备JTAG功能的芯片时，每个芯片的串行数据I/O与所有其他部分是串行链，并且较终的结果出现在单一的JTAG接口上。

    TCK速率与任何系统时钟无关。TCK是独立的时钟，通常在10到100MHz范围内；10、25和40MHz速率是很常见的。

    除了串入、串出和时钟信号，还提供了测试模式选择(TMS)输入，以及可选的测试复位引脚(TRST)。TMS、TCK、TRST信号用于16-状态的有限状态机，即测试访问端口(TAP)控制器。随着外部二进制指令，其控制了所有可能的边界扫描功能。

    在图2中的指令寄存器解码了四个强制指令(Extest、Bypass、Sample和Preload，参见下表)中的一个。可选指令为Intest、Idcode、Usercode、Runbist、Clamp和HighZ。

    当执行Idcode时，对永久储存在32位识别寄存器中的设备识别码进行扫描输出。当运行Bypass指令时，TDI通过1位旁路寄存器连接到TDO。不再需要部分测试时，这就缩短了串行边界寄存器。在某些提供内建自测试(BIST)电路的芯片中，也有结果数据寄存器。该寄存器的输出可以使用Runbist指令来移出。

    JTAG接口I/O线通常连接到接口卡或盒，再连接到PC上。接口盒包括了存储器，该存储器加载了测试向量位。其还存储了中间结果，并与PC进行通信，PC测试软件驻留在存储器中。商业软件提供了按照测试需要将数据移入和移出器件或PCB板的方法。

    部分JTAG标准定义了边界扫描描述语言(BSDL)，它定义了所有的边界扫描特性，功能以及在每颗IC内构建的逻辑。芯片供应商为每颗IC提供了供其使用的BSDL文件。

    测试软件需要两件事来进行PCB板测试：用于PCB板上每颗芯片的BSDL文件，以及定义了PCB板上连接的电路板网表。有了这一数据，测试软件生成程序功能就创建了基本的测试程序和序列。然后，它就可以执行测试。此后，该软件会提供一份结果报告。

    如前所述，多年来，原始的JTAG标准已经进行了更新和补充。以下是目前IEEE标准名称的摘要：

    IEEE 1149.1：已经多次作了修订和更新的原始标准。
    IEEE 1149.4：混合信号器件的模拟边界扫描；针对模拟输入和模拟输出测试增加了两个额外的引脚；没有被广泛使用。
    IEEE 1149.6：AC边界扫描；用于测试高速I/O的电容耦合版本，例如低压差分信号(LVDS)。
    IEEE 1149.7：已经减少了引脚数量的版本(五到两个进行复用)，并增强了功能测试。
    IEEE 1532：在线系统配置；采用边界扫描来对闪存、嵌入式控制器的存储器、复杂可编程逻辑器件(CPLD)和FPGA来进行编程。
    IEEE P1581：静态器件互连测试，用于存储器器件。
    IEEE P1687：嵌入式仪器的访问和控制，其处理更高速度、更高密度的芯片、电路板和系统的测试；称为IJTAG(内部JTAG)的标准尚在计划之中；了解更多详情，请访问http://grouper.ieee.org/groups/xxxx，其中xxxx为1149、1532、1581或1687。

    市场上硬件和软件产品关键是具备成功的边界扫描应用。JTAG科技公司的JT 37x7/APC插入到安捷伦3070中，这是一种在自动测试设备(ATE)电路板测试中广泛使用的ICT产品(图4)。

    据该公司称，将结构性和功能性测试相结合，以及一款产品中的系统内编程在测试速度和精度上产生了经济和收益。机架式的版本为集成到现有测试系统中提供了方便。

    边界扫描应用成功的较终“秘诀”是软件。在ASSET InterTech公司的ScanWorks套件中基于PC的工具可以配置为设计验证，并在生产过程中首次出现在开发环境、测试建立、应用和诊断中，在处理器和FPGA/CPLD的Flash和逻辑编程中，以及在现场测试和修复期间的故障排除和诊断中。该公司还具有一系列完整的硬件配件来配合ScanWorks。JTAG科技公司也有类似的软件，即JTAG ProVision和JTAG Visualizer。

边界扫描的应用

    原来的边界扫描系统是建立用来方便进行高密度PCB板产品测试的。它已被迅速合并到许多IC中。在每颗芯片中具备边界扫描功能，PCB板可以在IC之间进行短路、开路以及互连的充分测试。尽管这仍然是边界扫描的主要应用，但其他应用也已经出现。边界扫描目前广泛应用在产品设计、样机调试和现场服务中。

    在产品开发中，边界扫描是测试和调试电路板原型的好方法。对于体积小、多层、高密度、BGA封装和窄间距IC的复杂PCB板，其可以在没有特别的在线测试装置下进行测试。这是因为目前使用的大部分主要IC都结合了JTAG端口。这对几乎每个嵌入式控制器和处理器，以及大部分CPLD和FPGA尤其如此。

    对于特定CPU上软件的调试，JTAG接口可以用来从CPU下载代码，预加载，运行程序，然后查看寄存器和存储器的内容，从而确定正确的操作。JTAG还广泛用于仿真。采用适当的软件，可以建立测试程序来测试和调试产品。

    目前JTAG的关键作用就是对IC进行编程。嵌入式控制器可以具有其内部的编程闪存。任何可编程芯片都可以按照其JTAG接口的需要进行初步编程和更新。FPGA和CPLD同样可以进行编程，并在后来按照要求进行更新。当对PCB进行装配时，这允许安装未编程的芯片，在装配之前对芯片进行编程可以节省额外的时间和成本。可以在较后的功能测试之前进行编程。

    边界扫描也已实现了现场服务、执行

相关阅读:

• ...2011/10/28 10:27·基于JTAG的ARM芯片系统调试
• ...2011/05/20 10:40·在 SoC 调试中重塑 JTAG 的作用